中文名：基于Quartus Prime的数字系统Verilog HDL设计实例详解（第3版）
作 者：周润景、李志、张玉光
出版时间：2018年10月
出版社：电子工业出版社
页 数：472 页
ISBN：9787121348983
定 价：99 元
开 本：16 开
本书以语法与实例结合的方式来讲解可编程逻辑器件的设计方法，软件开发平台为Altera公司的Quartus Prime 16.1 FPGA/CPLD设计软件。本书由浅入深地介绍了利用Quartus Prime进行数字系统开发的设计流程、设计思想和设计技巧。书中的例子非常丰富，既有简单的数字逻辑电路实例，也有复杂的数字系统设计实例。
7B4电子书网所提供的电子书、电子书文档等资源，来源于互联网收集.版权归原作者所有，电子书资源只做学习和交流使用，下载后请在24小时内删除文件。虽然您在本站可以找到这些电子书资源，但除了可以在网上浏览或下载之外，我们并未授权您将这些电子书资源用于其它任何商业用途。如果因为您将本站资源用于其他用途而引起的纠纷，本站不负任何责任。本站发布的内容若侵犯到您的权益，请联系站长删除，我们将及时处理！ 站长邮箱:181989211@qq.com
